Italia
Lingua corrente:Italia
  1. English
  2. Deutsch
  3. Français
  4. русский
  5. 한국의
  6. Italia
  7. Nederland
  8. español
  9. Português
  10. Magyarország
  11. Dansk
  12. Ελλάδα
  13. polski
  14. Pilipino
  15. Čeština
  16. हिंदी
  17. Tiếng Việt
  18. Melayu
  19. Maori
  20. Svenska
  21. Suomi
  22. Україна
  23. românesc
  24. Slovenija
  25. Eesti Vabariik
  26. Latviešu
  27. עִבְרִית
  28. Indonesia
Punte calde:Se la lingua del paese corrente non è disponibile, si prega di utilizzare il modulo inglese richiesta online per ottenere una citazione più accurata
Accedere
La mia richiesta:0
Numero di parte fabbricante Quantità
RFQ
Annulla

Utilizza USB o PCIE per testare iC al Fab o Back-End

Nov 08,2021
Advantest Link_Scale_USB_030

Versione USB.

"Molti dei complessi ciclisti di oggi, microprocessori, processori grafici e acceleratori AI incorpora interfacce digitali ad alta velocità come USB o PCIe." Secondo la società. "Le schede della scala di collegamento utilizzano queste interfacce per il trasferimento rapido del contenuto del test funzionale e di scansione, aumentando la copertura di prova e il throughput contemporaneamente."


Utilizzando USB o PCIE per comunicare con un dispositivo sotto test del dispositivo progettato per utilizzare tale interfaccia in uso finale consente al dispositivo di essere testato nella modalità di funzionamento normale, utilizzando firmware simili e driver come nell'applicazione di destinazione.



Advantest Link_Scale_PCIe boardVersione PCIe.

Le carte consentono anche strumenti di debug come la Trace32 di Lauterbach da impiegare, ha detto vantaggio. Inoltre, "I test funzionali pre-silicio possono ora essere riutilizzati, sfruttando il PSS [Test portatile e standard di stimolo], che è supportato da Major EDA Tools". E "Le nuove carte forniscono un ambiente personalizzabile per il software host da eseguire sulle carte, consentendo il test di applicazione del mondo reale con uno stack di software completo da eseguire sul sistema V93000".

Scambiare i dati di prova tra diversi ambienti, come il tipo di wafer, il test finale e il test di livello di sistema, può aiutare gli utenti a stabilire strategie conosciute da morire per le terminale in pacchetti 2.5d o 3D multi-die.

Sono programmati per essere generalmente disponibili nel primo trimestre del 2022.